Diseño y evaluación de un cancelador de portadoras satelitales basado en FPGA aplicando técnicas de diseño gráfico de sistemas/ Pedro Antonio Durán Caneo

Por: Durán Caneo, Pedro AntonioColaborador(es): Grote Hahn, Walter (Comisión de tesis) [, profesor correferente] | Carrasco Espinosa, Héctor Mario (Comisión de tesis) [, profesor guía] | UTFSM. Departamento de Electrónica (1994-)Tipo de material: TextoTextoEditor: Valparaíso : UTFSM, 2014Descripción: xii, 154 hojas : ilustracionesTipo de contenido: texto Tipo de medio: no mediado Tipo de portador: volumenTema(s): DISEÑOClasificación CDD: M ELO
Etiquetas de esta biblioteca: No hay etiquetas de esta biblioteca para este título. Ingresar para agregar etiquetas.
Valoración
    Valoración media: 0.0 (0 votos)
Existencias
Tipo de ítem Biblioteca actual Colección número de clasificación Copia número Estado Notas Fecha de vencimiento Código de barras
Memorias Memorias Biblioteca Central
Memorias M ELO D948 2014 (Navegar estantería(Abre debajo)) 1 Disponible DISPONIBLE A TRAVES DE REPOSITORIO INSTITUCIONAL 3560900228404

CD Rom incluye tesis en formato pdf.

Incluye anexos

CONSULTE EN LÍNEA A TRAVÉS DE REPOSITORIO INSTITUCIONAL